CVS

center-name

AIST
 センター長挨拶Policy Statement研究テーマ研究活動研究成果Technical Reports書籍共同研究集会支援English
 研修コース ・ニュースレター ・CVS Staff ・アクセス 採用情報  ・お問い合わせ ・更新履歴 ・プレスリリース ・カレンダーHOME 

System Design Verification Technique Research Consortium

システム設計検証技術研究会 平成19年度第6回講演会

平成19年度第6回目のシステム設計検証技術研究会を終了いたしました。講演者の劉様、そしてご参加いただきました33名の皆様にお礼申し上げます。

●日 時: 2008年1月17日(木)16:00〜18:00
●講演者: 劉 少英氏(法政大学情報科学部 コンピュータ科学科、情報科学研究科教授)
●演 題: 企業におけるフォーマルメソッドの紹介
●概 要: ソフトウェアシステム開発の現状は、開発プロセスの厳密性が低く、開発されたシステムにバグが多く、修正に忙殺、コストが増大であり、厳しい状況である。この問題の主な原因としては、システムの要求がはっきり分からない、システム全体の構造および各部品の機能とそれらの間の関係を定義しないまま実装に入ってしまうことにある。この問題を解決するには、厳密性を保証するフォーマルメソッドが提案されている。フォーマルメソッドは系統的かつ厳密的な開発技術を示しているが、現実のシステム開発には実用性の疑問が問われている。本講演では、フォーマルメソッドを企業へ導入する問題点を説明した上で、企業で有効に応用可能なフォーマルメソッドを紹介する。特に、形式仕様記述技術の使い方、形式仕様に基づくソフトウェアの検査(inspection)およびテスト技術の使い方、モデル検査と形式的証明の役割、そしてフォーマルメソッドを導入するために必要な教育方法、導入後のソフトウェアプロジェクトの管理技術などを焦点に紹介する。
●会 場:   産業技術総合研究所 システム検証研究センター 千里オフィス6F会議室

Mr.Kakiuchi
劉氏
Lecture
講演風景



産総研ホーム > 組織 > 研究センター > システム検証研究センター
Copyrights (C) 2005-2009 AIST Research Center for Verification and Semantics, All Rights Reserved.