CVS

center-name

AIST
 センター長挨拶Policy Statement研究テーマ研究活動研究成果Technical Reports書籍共同研究集会支援English
 研修コース ・ニュースレター ・CVS Staff ・アクセス 採用情報  ・お問い合わせ ・更新履歴 ・プレスリリース ・カレンダーHOME 

System Design Verification Technique Research Consortium

システム設計検証技術研究会 平成18年度第6回講演会

平成18年度第6回目のシステム設計検証技術研究会を終了いたしました。講演者の富士設備工業株式会社 浅野様、そして、ご参加いただきました皆様にお礼申し上げます。

日 時:   
2006年12月21日(木)16:00〜18:00

講演者:  
富士設備工業株式会社 電子機器事業部  取締役事業部長  浅野 義雄氏

演 題: 
「航空機開発で採用されているモデル検証ツールとデモ」
内 容 :
T-VEC社ツールは高信頼性ソフトウエアのV&Vをサポートする目的で開発されました。航空機開発に於けるガイドライン FAA/DO-178B,C に関り、モデルベース開発とその検証について のガイドライン制定にも貢献しています。 英国国防省 にも採用が推奨され、航空宇宙、医用、通信、データベースセキュリティ、《米》国立標準技術研究所 (NIST)のスマートカードシステムのモデル化と検証などの大規模システムで実践的に採用されているフォーマルメソッドです。
 ツールは、要求仕様モデルや、Simulink/Stateflow モデル上のロジックを自動検証し、テストベクタを自動生成します。テストベクタを生成できないロジックはモデル上の欠陥(矛盾や一貫性の無さ)として検出されます。生成されたテストベクタは、ソースコードに対して実行され結果は、モデル解析から得られた期待出力と比較されます。このテストはカバレッジ解析(LDRA 社 Testbed)により, MCDCレベルを達成することが検証されます。 

会 場:   
産業技術総合研究所 システム検証研究センター 千里オフィス6F会議室

Mr.Asano
浅野氏
Lecture
講演風景



産総研ホーム > 組織 > 研究センター > システム検証研究センター
Copyrights (C) 2005-2009 AIST Research Center for Verification and Semantics, All Rights Reserved.